Diseño e implementación en FPGA del algoritmo CORDIC vectorial y rotacional para sincronismo de un sistema OFDM

Torres Delgado, Jonathan Patricio; Solano de la Sala León, Leonardo Rafael

Please use this identifier to cite or link to this item: http://dspace.utpl.edu.ec/jspui/handle/20.500.11962/21720

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	Barragán Guerrero, Diego Orlando	-
dc.contributor.author	Torres Delgado, Jonathan Patricio	-
dc.contributor.author	Solano de la Sala León, Leonardo Rafael	-
dc.date.accessioned	2018-01-25T20:28:53Z	-
dc.date.available	2018-01-25T20:28:53Z	-
dc.date.issued	2018	-
dc.identifier.citation	Torres Delgado, J. P. , Solano de la Sala León, L. R. (2018). Diseño e implementación en FPGA del algoritmo CORDIC vectorial y rotacional para sincronismo de un sistema OFDM. (Trabajo de Titulación de Ingeniero en Electrónica y Telecomunicaciones ) . UTPL, Loja.	es_ES
dc.identifier.other	1274955	-
dc.identifier.uri	http://dspace.utpl.edu.ec/handle/20.500.11962/21720	-
dc.description	En este trabajo se presenta la implementación de la estimación y corrección del desvío de frecuencia para un sistema OFDM en FPGA, usando los símbolos del preámbulo IEEE 802.11a. Para la detección del CFO fue implementado el algoritmo CORDIC en modo vectorial (para la estimación de la fase) y en modo rotacional (para la estimación de la exponencial compleja) teniendo en cuenta la relación entre el error del algoritmo (diferencia entre valor calculado y valor real) con el número de iteraciones de CORDIC. Para la implementación del algoritmo de sincronismo se utilizó los símbolos STS del preámbulo, realizando una estimación gruesa del desvío de frecuencia. Para verificar el desempeño del algoritmo se generaron símbolos OFDM con un desvío de frecuencia de 100 kHz (valor típico de desvío para este tipo de estándar). Los resultados obtenidos muestran la robustez del algoritmo implementado para el sincronismo de frecuencia de un sistema OFDM.	es_ES
dc.description.abstract	In this thesis we present the implementation of the estimation and correction of frequency offset for an OFDM system in FPGA, using the IEEE 802.11a preamble symbols. For the detection of the CFO, the CORDIC algorithm was implemented in vectoring mode (for the estimation of the phase) and in rotational mode (for the estimation of the complex exponential) considering the relationship between the algorithm error (the difference between calculated value and real value) with the number of iterations of CORDIC. For the implementation of the synchronization algorithm, the STS symbols of the preamble were used, thus making a coarse estimation of the frequency offset. To verify the performance of the algorithm, OFDM symbols were generated with frequency deviation of 100 kHz (typical deviation value for this type of standard). The results obtained show the robustness of the algorithm implemented for the frequency synchronization of an OFDM system.	es_ES
dc.language.iso	spa	es_ES
dc.subject	Algoritmos - Comunicaciones	es_ES
dc.subject	Radioenlaces – Frecuencias	es_ES
dc.subject	Ingeniero en electrónica y telecomunicaciones – Tesis y disertaciones académicas	es_ES
dc.title	Diseño e implementación en FPGA del algoritmo CORDIC vectorial y rotacional para sincronismo de un sistema OFDM	es_ES
dc.type	bachelorThesis	es_ES
Appears in Collections:	Ingeniero en Electrónica y Telecomunicaciones

Files in This Item:

File	Description	Size	Format
Torres Delgado Jonathan Patricio y Solano de la Sala León.pdf		620.79 kB	Adobe PDF	View/Open

Show simple item record