Bienvenido al Repositorio Institucional de la UTPL (RiUTPL) que tiene como propósito centralizar los recursos educativos y objetos de aprendizaje generados por la comunidad académica;
este repositorio permitirá preservar, organizar y visibilizar la producción institucional
bajo la licencia Creative Commons 4.0.
Por favor, use este identificador para citar o enlazar este ítem:
http://dspace.utpl.edu.ec/jspui/handle/20.500.11962/28621| Título : | Implementación en FPGA de la transformada rápida de Fourier para un transceiver OFDM |
| Autor : | Morocho Jumbo, Alexander Francisco |
| metadata.dc.contributor.advisor: | Barragán Guerrero, Diego Orlando |
| Palabras clave : | Análisis de Fourier Algoritmos Ingeniero en electrónica y telecomunicaciones Tesis y disertaciones académicas |
| metadata.dc.date.available: | 2021-10-06T15:37:25Z |
| Fecha de publicación : | 2021 |
| Citación : | Morocho Jumbo, Alexander Francisco. Barragán Guerrero, Diego Orlando.(2021). Implementación en FPGA de la transformada rápida de Fourier para un transceiver OFDM . Universidad Técnica Particular de Loja |
| Descripción : | Resumen: El objetivo del presente Trabajo de Titulación es el diseño e implementación de la Transformada rápida de Fourier para una matriz de compuertas lógicas o FPGA por sus siglas en inglés. Utilizando el algoritmo Radix-4, desarrollamos el código de programación en Xilinx. De esta manera el resultado es la Transformada rápida de Fourier para un transceptor de multiplexación por división de frecuencias ortogonales (OFDM). Comenzando con una investigación en literatura referente al algoritmo Radix-4 para comprender el funcionamiento, obtenemos un algoritmo de la transformada rápida de Fourier desarrollado por Xilinx, para luego ser analizado y comparado junto al código desarrollado en este trabajo. El resultado obtenido es el código para la transformada rápida de Fourier y transformada inversa rápida de Fourier, cuyo rendimiento y precisión de respuesta es analizada para su uso eficaz, además de ser implementada en FPGA. Obtenemos un rendimiento aceptable en estos resultados, semejantes a los códigos investigados en literatura. |
| metadata.dc.identifier.other: | 1349409 |
| URI : | http://dspace.utpl.edu.ec/handle/20.500.11962/28621 |
| metadata.dc.type: | bachelorThesis |
| Aparece en las colecciones: | Ingeniero en Electrónica y Telecomunicaciones |
Ficheros en este ítem:
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.